-
1
-
2
-
3
-
4
-
5
-
6
-
7
-
8
-
9
尊敬的先生/女士：
当前，无论是模拟芯片、数模混合信号芯片还是基于FinFET工艺的复杂SoC芯片，集成电路设计工程师们都面临很多挑战，这其中就包括电源完整性和可靠性的收敛签核。随着半导体制程的持续演进，芯片标准工作电压持续降低，留给工程师的设计裕量也越来越小。另外，来自封装、PCB、系统对芯片性能的影响也越来越严重，导致电源噪声和可靠性签核变得越来越困难。尤其在进入高性能计算、汽车电子等向来对可靠性和产品使用寿命有着更严苛要求的市场时，集成电路企业是否具备全面而且完整的电源噪声和可靠性分析方法尤其重要。
为此，ANSYS中国和《中国集成电路》杂志社共同为广大集成电路设计工程师们安排了ANSYS/Apache集成电路电源噪声与可靠性技术研讨会，此次技术研讨会将针对大家当前所面临的问题和疑虑提供一个清晰的视角和解决方案，我们诚挚邀请大家参与此次研讨会。
会议基本信息
会议日期：2017年5月12日
会议地点：上海长荣桂冠酒店
酒店地址：上海市浦东新区祖冲之路1136号，近金科路
会议免费，报名后通过审核即可获得免费门票。
会议日程
联系方式
会议咨询电话：400-819-8999
会议咨询邮箱：Info-china@ansys.com
免责声明：本文系网络转载，版权归原作者所有，如涉及版权，请联系我们删除，QQ:1138247081！
共有条评论 网友评论